TP 2 M3 Praktikum Sisdig
Percobaan 2 kondisi 3
Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan seven segment
2. Gambar rangkaian simulasi[kembali]
Percobaan 1 kondisi 8
Adapun bentuk rangkaian sebelum disimulasikan sebagai berikut:
Adapun bentuk rangkaian sesudah disimulasikan sebagai berikut:
4.Prinsip Kerja Rangkaian[kembali]
Percobaan 2 Kondisi 3
Pada percobaan 2 kondisi 3 ini ada dua buah kondisi:
1. kondisi 2A: yaitu dimana input cka memiliki output q0, dan input ckb memiliki output q1-q3. di sini ibarat seperti ada 2 buah paket, paket 1 adalah yang cka memiliki output 1 bit dan paket 2 adalah ckb yang memiliki output 3 bit, karena kondisi inilah kenapa proses counting-nya tidak berurutan alias acak
2. kondisi 2B: disini input ckb dihubungkan lagi ke q0, sehingga q0 sekarang menjadi satu paket dengan q1-q3 (sekarang sudah terhitung 4 bit), oleh karena itu proses counting dapat terjadi secara berurutan
Pada percobaan 2 ini juga memiliki 2 IC, bedanya yang IC 7493 (yang bawah) tidak ada input R9 (set) yang mengakibatkan IC ini bisa meng-counting dari 0-15, sedangkan IC 74LS90 memiliki input R9 yang mengakibatkan ia cuma bisa meng-counting dari 0-9 saja.
Komentar
Posting Komentar