laporan akhir praktikum 2 m2 sisdig



 1. Jurnal[kembali]

                                                 









 2. alat dan bahan[kembali]

a.. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


2.2 Bahan (proteus) [kembali]

a. IC 7408 (JK filp flop)



Gambar 3. IC 74LS112


b. IC 7404

Gambar 4. IC 7404


c. IC 7432
Gambar 5. IC 7432




b. Power DC

Gambar 6. Power DC

c. Switch (SW-SPDT)

Gambar 7. Switch


d. Logicprobe atau LED


 3.Rangkaian[kembali]





 4.Prinsip Kerja[kembali]

Pada rangkaian T flip-flop ini sifatnya adalah pembalikan, ketika input set nya 1 dan R nya 0 maka Q = 0 dan  Q' = 1, namun jika kedua inputnya 0 terjadi kondisi terlarang (outputnya sama-sama 1) dan jika kedua inputnya 1 dia akan menjadi toggle (pin RS tidak aktif karean bersifat activ low)

 5.Video Percobaan[kembali]









 6.Analisis[kembali]

1. Apa yang terjadi jika B1 diganti CLK pada kondisi 2?
jawab :
Kondisi 2 pada percobaan 2 ini adalah input B0=0, B1=1, B2= don't care. Dan pada soal input B1 diubah dengan clock, dan diketahui bahwa flip-flop bersifat active low, maka yang terjadi adalah ketika nilai S=0 dan R=1, maka output akan selalu 1, ketika S=1, dan R=0, maka output akan selalu 0. Dan ketika nilai S dan R adalah 0, output yang dihasilkan adalah keduanya 1


2. Bandingkan hasil percobaan dengan teori!
jawab :
antara hasil percobaan dengan hasil pada teori adalah sama, yang artinya percobaan yang dirangkai dan disimulasikan sudah benar, yang mana hasilnya adalah antara input dan output berkebalikan

3. Apa fungsi masing-masing kaki Flip-Flop yang digunakan?
jawab :
Flip-flop yang digunakan adalah active LOW. dengan pin - pinnya:

Pin S = Untuk membuat nilai output 1

Pin R = Untuk membuat nilai output 0

Pin J =  input untuk data J

pin K = input untuk data K 

CLK = dihubungkan ke clock, bersifat seperti gerbang pembuka jalur (ada dua jenis yaitu active low dan active high) karena flip-flop yang digunakan adalah flip-flop active low. maka perpindahan data dapat terjadi jika clock berubah nilai dari 1 ke 0.

Pin Q = pin output.

Pin Q' = pin komplemen (kebalikan dari output).

 6.link download[kembali]

Download Gambar Rangkaian Link
Download Rangkaian PercobaanLink
Download Video Simulasi Link
Download HTML Link

Komentar

Postingan populer dari blog ini

Tugas Besar

Praktikum uP & uC M1

TP M1 Praktikum uP & uC