Tugas Pendahuluan 1 Modul 1 Prak. Sisdig




1. Kondisi
[Kembali]
Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang AND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 5 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT. 


2. Rangkaian Simulasi [Kembali]

input

output


3. Video [Kembali]


4. Prinsip Kerja [Kembali]
Pada percobaan 1 kondisi 2, terdapat 2 gerbang AND dengan masing-masing memiliki 3 dan 4 input. Pada gambar di atas gerbang AND U1 memiliki input 101, karena terdapat input yang bernilai 0 maka outpunya menjadi 0. Kemudian pada gerbang AND U2 memiliki input 1011, karena memiliki input 0 juga, maka outputnya juga 0.

Kemudian rangkaian di atas memiliki 2 gerbang OR dengan masing-masing memiliki 3 dan input. Pada gerbang OR U3 memiliki input 000, karena tidak ada input yang bernilai 1, maka outputnya adalah 0. Pada gerbang OR U4 memiliki input 00000, karena juga tidak memiliki input yang bernilai 1, maka outputnya juga 0.

Lalu rangkaian dilanjutkan ke gerbang XOR yang memiliki input 00. Pada gerbang XOR ini karena penjumlahan dari inputnya adalah genap maka outputnya adalah 0.

Terakhir rangkaian dilanjutkan ke gerbang XNOR yang memiliki input 00. Pada gerbang XNOR ini karena penjumlahan dari nilai inputnya adalah genap, maka outputnya adalah 1. karena outputnya 1 inilah yang menyebabkan LED nya menjadi hidup. 


5. Link Download [Kembali]

Rangkaian simulasi proteus: Klik disini  
File HTML:klik disini
Video rangkaian: Klik disini
Data Sheet:
- Switch: klik disini
- Resistor: klik disini 





Komentar

Postingan populer dari blog ini

Tugas Besar

Praktikum uP & uC M1

TP M1 Praktikum uP & uC